HiSilicon k3v2 Hi3620 vs Intel Core Ultra 5 135H

HiSilicon k3v2 Hi3620

Coretex A9 Quad-Core - max 1.5 GHz, im Huawei Mediapad 10 FHD mit 1.2 GHz

Intel Core Ultra 5 135H

Der Intel Core Ultra 5 135H ist eine gehobene Mittelklasse-CPU der Meteor-Lake-H-Serie die im Dezember 2023 vorgestellt wurde. Der SoC setzt zum ersten Mal auf ein Tile/Chiplet-Design. Der Compute-Tile bietet 4 Performance Kerne (P-Kerne, Redwood Cove Architektur) und 8 Effizienzkerne (E-Kerne, Crestmont Architektur). Die P-Kerne unterstützten Hyperthreading (daher gemeinsam 18 Threads) und takten bis 4,6 GHz. Die E-Kerne takten mit maximal 3,6 GHz. Zusätzlich gibt es nun noch zwei weitere Low-Power-Efficiency-Kerne auf der Low-Power-Island, im Leerlauf und bei einfachen Aufgaben kann der Compute-Tile daher komplett deaktiviert werden, um Strom zu sparen.

Performance

Mit Meteor-Lake-P wird die bisherige Architektur weiter verbessert, es gibt aber keine grundlegenden Änderungen. Die Leistung ist daher auch nur geringfügig höher als bei den Raptor-Lake-Prozessoren.

Grafikeinheit

Der Core Ultra 5 135H bietet eine neue ARC-iGPU mit 8 Xe-Kernen (128 EUs), die maximal 2,2 GHz erreichen. Die Leistung gegenüber der alten Iris Xe Graphics G7 mit 96 EUs konnte dabei deutlich gesteigert werden.

Features

Meteor Lake-H hat WiFi 6E und Thunderbolt 4 (4x) integriert. Der integrierte Speicherkontroller unterstützt jetzt LPDDR5/x-7467 (max. 64 GB) oder DDR5-5600 (max. 96 GB). Es kommt nun eine dedizierte NPU (2x Gen3 Neural Compute Engines) zum Einsatz. Die Xe Media Engine unterstützt MPEG-2, AVC, VC-1 Decode, JPEG, VP8 Decode, VP9, HEVC und AV1 Decode bis zu 8K 10-Bit HDR. Der Chip unterstützt jetzt PCIe-5.0 (x8 für GPU) und PCIe-4.0 (drei x12 für SSDs).

Leistungsaufnahme

Der Intel Core Ultra 5 135H ist mit 28 Watt TDP (Base) und 64 Watt bzw. 115 Watt (PL2) max. Turbo Power angegeben. Meteor Lake besteht aus fünf einzelnen Chips, wobei der Prozessorteil im neuen Intel 4 Prozess (7nm) gefertigt wird. Die Grafikeinheit wird bei TSMC in N5 produziert und SoC und I/O-Tile im älteren N6 Prozess. Diese 4 Chips werden dann per Foveros-Verfahren auf den 22nm Base-Tile aufgebracht.