Intel: Hyperscaling sichert Moore’s law

Als Intel vor einem Jahr proklamierte, das Tick-Tock-Modell, also die Verkleinerung der Strukturbreite in jedem zweiten Jahr, sei nicht mehr haltbar, sahen Analysten bereits die Gültigkeit des mooresches Gesetz gebrochen. 

Dieses vom Intel-Mitbegründer Gordon Moore formulierte Gesetz besagt, dass sich die Komplexität integrierter Schaltkreise innerhalb von 12 bis 24 Monate verdoppelt - also doppelt so viele Transistoren auf der gleichen Fläche untergebracht werden. 

Nun hat sich Stacy Smith, Leiter der Fertigungsabteilung über das Gesetz geäußert. Es sei zwar richtig, dass die Verkleinerung von einem zum nächsten Node (also aktuell von 14 zu 10 Nanometern) inzwischen mehr als zwei Jahre in Anspruch nimmt, allerdings würden sich die Kosten pro Transistor alle zwei Jahre halbieren.

Zudem ermöglichen Smith zufolge Strukturverbesserungen eine höhere Packungsdichte - Intel fasst die Prozesse unter dem marketingträchtigen Namen Hyperscaling zusammen. Auf der Veranstaltung wurden etwa die Verringerung des Abstände zwischen Metalleitungen auf dem Chip und der Finnen auf FinFET-Transistoren als Beispiele genannt.

Gleichzeitig betont Intel die weniger große Aussagekraft des Technologieknotens (Node): So kann Intel eigenen Angaben zufolge 30 Prozent mehr Transistoren als die Konkurrenz auf einem gleichgroßen Die unterbringen, wenn beide den 14-nm-Prozesses nutzen. Denn auf die gesamte Chipgröße gerechnet wirken sich die unter dem Namen Hyperscaling subsumierte Verbesserungen deutlich stärker aus.

Quelle(n)